Adv. Funct. Mater.：范德华BP/InSe场效应晶体管中的层间带间隧穿和负微分电阻

研究背景

电子器件的逐步小型化推动了各项技术向更高性能和效率方向发展，但是要想取得更大的进步和创新的解决方案来应对全球挑战，就必须从传统的方法转向变革性材料系统和集成技术。范德华（vdW）晶体在二维平面中具有强共价原子键合，并且层与层之间的vdW相互作用弱，这使得能够制备出稳定的单原子层厚度薄膜并将其堆垛为多层异质结，可以实现电荷载流子在vdW异质结禁带上的隧穿，为隧道场效应晶体管（TFET）提供了理想的材料平台。

BP和InSe这两种半导体具有与其他二维材料（例如过渡金属硫族化合物TMDC）不同的电学特性，如高迁移率等。同样，BP的直接带隙和InSe的“准直接”带隙能量都会随着层厚度的减小而显著增加，导致光谱范围从紫外到红外波段。基于优异的电学和光学特性，BP和InSe已被广泛用于多种功能器件中，然而，InSe/BP异质结的电学性质仍然在很大程度上未被开发。BP和InSe具有以布里渊区为中心的导带和价带，以及II型能带偏移，两者均非常适合于带间隧穿，有望实现高性能的TFET。

成果介绍

有鉴于此，近日，中国科学院半导体研究所的王开友研究员和英国诺丁汉大学的Amalia Patanè教授（共同通讯作者）合作报道了基于BP/InSe异质结的隧穿场效应晶体管（TFET）的不同电学输运特性。通过选择不同厚度的BP层或对结区施加静电门控，在BP/InSe异质结中实现了正向整流、齐纳隧穿和反向整流特性。静电门控在低电压（V≈0.2 V）时可产生高达10⁸的大开/关电流比和稳定的负微分电阻（NDR）区域，证明电流主要来自BP/InSe异质结界面上的带间隧穿。这项工作展示了基于BP和InSe的TFET的多用功能，为例如偏振敏感光电探测器和冲击雪崩二极管等新型电子器件的进一步研究和应用提供了机会。文章以“Interlayer Band-to-Band Tunneling and Negative Differential Resistance in van der Waals BP/InSe Field-Effect Transistors”为题发表在著名期刊Advanced Functional Materials上。

图文导读

图1. 基于BP和InSe的TFET。（a）典型的BP/InSe异质结器件的示意图和光学图像（t_BP=30 nm，t_InSe=20 nm）。（b）块材BP和InSe的非平衡能带排列。（c-e）没有施加背栅和顶栅电压时（例如V_bG=0 V和V_tG=0 V），在室温下（T=300 K），具有不同BP层厚度（t_BP<10、30和>50 nm）的BP/InSe异质结的不同二极管特性。

图1a给出了在SiO₂/Si衬底上的典型BP/InSe异质结的示意图和光学图像（t_SiO2=300 nm）。该异质结用hBN覆盖（t_hBN=20 nm）并与石墨烯电极接触作为顶栅，Si衬底用作FET的背栅（bG），两个石墨烯电极上的Ta/Au接触用作源极（s）和漏极（d），InSe层接地（s），漏极电压V_ds施加到BP（d）上。在该器件中，石墨烯用作电荷提取电极，底部石墨烯电极的作用是屏蔽SiO₂衬底上的掺杂状态，提供干净的界面。图1b显示了块材BP和InSe的非平衡能带排列，在InSe的导带和BP的价带之间形成了具有0.10 eV的小偏移的II型异质结。石墨烯狄拉克锥的中性点接近BP的价带最大值和InSe的导带最小值，因此，在适当施加的源漏电压和/或静电门控下，有助于从石墨烯电极向BP/InSe异质结注入和抽取空穴或电子。

制备并研究了具有不同BP厚度（t_BP<10 nm，20-30 nm和>50 nm）和相似InSe厚度（t_InSe=15-20 nm）的异质结器件。图1c-e显示了在室温（T=300 K）下没有施加任何背栅或顶栅电压（例如V_bG=0 V和V_tG=0 V）时，电流I_ds对源-漏电压V_ds的依赖性。图1c所示，对于t_BP≈6 nm，该器件显示出正向整流特性，与p-BP/n-InSe异质结一样。当BP厚度增加到t_BP=30 nm（图1d）时，正向和反向电流均增加，反向偏压中电流的大幅增加表明结区击穿以及从p型BP价带到n型InSe导带之间的电子齐纳隧穿。BP厚度进一步增加到t_BP≈60 nm会导致反向整流特性（图1e），反向偏置电流会呈指数增长，这表明齐纳隧穿占主导。图1所示的三种不同输运特性表明BP/InSe异质结的电学行为对BP的厚度非常敏感。对于t_BP>5 nm，可以忽略BP中载流子的量子限制。另一方面，BP的功函数取决于其厚度，随着t_BP从6增加到60 nm，费米能级更接近于价带边缘，厚BP可以成为简并的p型半导体。当BP与其他2D材料结合使用时，可以利用此变化来调整能带排列和输运特性。

图2. BP/InSe TFET的电学输运特性。对于t_BP=30 nm，t_InSe=20 nm的BP/InSe异质结，室温下的电流-电压|I_ds|-V_ds曲线。（a-c）顶栅电压V_tG保持在8 V，0 V和+8 V，背栅电压V_bG从0到-50 V以5 V的步长变化下的不同|I_ds|-V_ds曲线。（d-f）顶栅电压V_tG保持在8 V，0 V和+8 V，背栅电压V_bG从0到+50 V以5 V的步长变化下的不同|I_ds|-V_ds曲线。（g-i）V_tG=-8 V，0 V，+8 V的情况下，|I_ds|相对于V_bG和V_ds的色阶图，色阶范围从10^-9 A（蓝色）到3×10^-5 A（红色）。

由于静电门控是控制和调节载流子密度的有效方法，因此研究了在不同栅压下BP/InSe异质结的电学特性。图1所示的不同BP/InSe异质结的三种输运特性可以在单个器件中通过静电门控来实现。此处，异质结中t_BP=30 nm，t_InSe=20 nm。图2a-f给出了在不同的背栅电压V_bG和顶栅电压V_tG下，室温下测得的电流强度|I_ds|与源-漏电压V_ds的关系。通过双重门控方法，可以观察到异质结不同的电学输运行为。

图2a-c显示了顶栅电压V_tG保持在-8 V，0 V和+8 V，背栅电压V_bG从0到-50 V以5 V的步长变化下的不同|I_ds|-V_ds曲线。对于V_tG=-8 V（图2a）和V_tG=0 V（图2b），|I_ds|-V_ds曲线表现出p-n结的正向整流特性。随着背栅电压从V_bG=0 V降低到-50 V，整流比增加一个数量级。对于V_tG=+8 V（图2c），将V_bG从0 V降低到-50 V会引起从反向整流到正向整流的转变，这可以用BP的双极型行为来解释。正顶栅电压V_tG可以将p型掺杂的BP调制为n型，从而形成n-BP/n-InSe异质结，而负栅压可以抵消这种影响，因此，在V_tG=+8 V时可以实现p-BP/n-InSe（V_bG<-20 V）和n-BP/n-InSe（V_bG>-20 V）异质结。

图2d-f显示了顶栅电压V_tG保持在-8 V，0 V和+8 V，背栅电压V_bG从0到+50 V以5 V的步长变化下的不同|I_ds|-V_ds曲线，|I_ds|会随着V_bG增加而增加。对于V_tG=-8 V（图2d），|I_ds|-V_ds曲线表现出反向整流特性，电流在V_ds<0 V时呈现陡峭的上升趋势，表明结区击穿以及电子从p-BP到n-InSe产生的齐纳隧穿。对于V_tG=0 V（图2e）和V_tG=+8 V（图2f），正顶栅电压和背栅电压将p型BP调制为n型，从而产生n-BP/n-InSe异质结。因此，与V_tG=-8 V相比，在V_tG=0 V时观察到反向整流|I_ds|-V_ds曲线和更大的正向电流。 

图3.  BP/InSe TFET中的负微分电阻。对于t_BP=30 nm，t_InSe=20 nm的BP/InSe异质结，背栅电压V_bG=-50 V，顶栅电压V_tG=0 V，在T=10-300 K各种温度下的电流-电压|I_ds|-V_ds曲线。插图：减去背景电流后，|I_ds|-V_ds中的负微分电阻（NDR）区域。

为了进一步研究穿过BP/InSe异质结的隧穿电流，放大了低偏置V_ds区域中的|I_ds|-V_ds曲线。图3显示了V_bG=-50 V和V_tG=0 V时，在10-300 K不同温度下的|I_ds|-V_ds曲线。在低温（T<60 K）且正向偏压时，可以清楚地看到在|I_ds|-V_ds和NDR相应区域中的峰。在低电压V_ds≈0.2 V时观察到NDR，然后在高电压下观察到NDR急剧增加。在NDR区域，电流密度高达100² A m^-2，从未在基于BP或TMDC的异质结中报道过|I_ds|-V_ds这样清晰的峰值和高电流密度。NDR区域可以归因于跨越p-BP/n-InSe异质结的齐纳隧穿：当温度升高到T=60 K时，NDR趋于变宽，从而揭示了隧穿电流的开/关行为；随着温度的进一步升高，这种开关行为消失，NDR变得越来越弱；当温度升高到T=150 K以上时，NDR消失。测得的温度依赖性揭示了由隧穿和热电子发射引起的两种竞争传导机制：在低温（T<60 K）下，热电子发射的贡献很小，电流主要由隧穿控制，从而导致NDR产生。随着温度的升高，由于层中载流子分布的热展宽和声子对电荷载流子的散射，NDR区域变宽。同样，热电子发射的增加贡献倾向于覆盖|I_ds|-V_ds中的NDR区域。

图4. 静电门控和负微分电阻。（a）t_BP=30 nm，t_InSe=20 nm的BP/InSe异质结，在顶栅电压V_tG=0 V和温度T=50 K时，不同的背栅电压V_bG对应的|I_ds|-V_ds曲线，V_bG在0至-50 V之间以5 V为步长变化。（b）当V_tG=0 V时，微分电导G_ds与V_bG和V_ds的色阶图，色阶范围从-2×10^-7 S（蓝色）到2×10^-6 S（红色）。（c&d）正向和反向偏置下的能带图。

I_ds-V_ds中的隧穿电流和NDR区域强烈依赖于静电门控。图4a显示了在T=50 K时，NDR对负背栅电压V_bG的依赖性。随着背栅电压从-50 V增至0 V，NDR趋向于移至更高的V_ds，并且其峰-谷比值降低。而当V_bG>-15 V时，电流被强烈抑制，没有观察到NDR。随后，研究了正向（c）和反向（d）偏置下BP/InSe异质结的能带图。在这两种情况下，对应于较大的负背栅电压和/或负顶栅电压，p-BP高度掺杂，费米能级位于价带边缘以下。对于在异质结上施加较小的正向源-漏电压，电子从n型InSe的导带隧穿到p型BP的价带（图4c左）。当V_ds进一步增大时，用于隧穿的能量窗口减小，并且相应地电流减小。由于多数载流子跨结区扩散，偏置的进一步增加会导致电流单调增加（图4c右）。相反，在反向偏置中具有不同的电学行为（图4d），在较小的负偏压下，BP的费米能级在InSe的禁带内，不会发生跨结区的隧穿（图4d左）。当反向偏置进一步增加时，电子从BP填充的价带状态隧穿到InSe中空的导带状态，从而导致电流增加（图4d右）。在低温下，测得的开/关比超过10⁸，比基于TMDC的TFET高1-2个数量级。

总结与展望

本文通过使用双栅BP/InSe异质结器件结构，实现了带间隧穿。随着BP厚度的增加，器件的电学输运特性从正向整流到类齐纳隧穿再到反向整流变化，同时这些不同的器件功能也可以通过静电门控在单个器件中实现。静电门控在低偏压（V≈0.2 V）时可产生高达10⁸的大开/关电流比和稳定的负微分电阻区域，证明电流主要来自BP/InSe异质结界面上的带间隧穿。这项工作展示了基于BP和InSe的TFET的多用功能，为例如偏振敏感光电探测器和冲击雪崩二极管等新型电子器件的进一步研究和应用提供了机会。同样，通过在BP/InSe界面处对隧穿势垒进行不同设计，可以最小化载流子的热扩散并增加NDR区域，实现TFET在微波电子学中的潜在应用。

文献信息

Interlayer Band‐to‐Band Tunneling and Negative Differential Resistance in van der Waals BP/InSe Field-Effect Transistors (Advanced Functional Materials, 2020, DOI: 10.1002/adfm.201910713)

文献链接：https://www.onlinelibrary.wiley.com/doi/10.1002/adfm.201910713

上海昂维科技有限公司作为荷兰HQ Graphene, 美国2dsemiconductors, 奥地利smart element的中国区代理，为全国材料研究客户提供高质量的石墨烯及类石墨烯等二维材料晶体。